Verilog
дистанционно
договорная
Цель занятия: Нужно разработать на языке verilog/vhdl трёхканальный сумматор-накопитель (если коротко, там есть некоторые нюансы). Нужен только работающий код. Курс обучения: 4 курс.
2021-03-24
Откликнуться